Gated Diode의 항복 전압에 관한 해석적 모델

Abstract

게이티드 다이오드를 효율적으로 설계하기 위해서는 게이트 전압과 항복전압의 관계를 규명할 필요가 있다. 이 논문에서는 물리적 변수에 따른 소자 내부의 표면 전계와 표면 전압 그리고 수직 전계와 수직 전압 분석함으로써 게이트 전압과 항복 전압의 관계를 유도하고 그 결과를 이차원 시뮬레이터 ATLAS 결과와 비교함으로써 타당성을 증명하였다. 게이티드 다이오드 구조는 PN다이오드와 MOS 커패시터를 결합한 구조이다. 이 구조에서 에피층 농도, 산화막의 두께, 게이트의 길이, 그리고 접합깊이를 변수로 하여 게이티드 다이오드의 전계를 분석하였다. 전계를 분석해보면 실리콘 표면전계는 거의 모든 성분의 전계가 성분으로, 게이트 중앙 아래쪽의 수직전계는 거의 모든 성분의 전계가 성분으로 이루어져 있다. 또한 실리콘 표면전계는 일반적인 PN다이오드의 전계와 동일한 분포를 나타내고 게이트 중앙 아래쪽의 수직전계는 MOS커패시터의 수직전계와 동일한 분포를 나타낸다. 이에 실리콘 표면전계는 일반적인 PN다이오드의 표면전계로 분석하고 또 게이트 중앙 아래쪽의 수직 전계는 MOS커패시터의 수직 전계로 분석하여 이 두 성분을 연계함으로써 항복전압을 게이트 전압에 대한 함수로 표현하였다.