고음질 오디오 신호 처리를 위한 데이터 처리부 구조 및 명령어 설계

Abstract

본 논문은 고음질 오디오 압축 방식으로 알려진 Dolby AC-3, MPEG-1, MPEG-2, MPEG-2 AAC, DTS 등의 다채널 고음질 오디오 알고리즘을 효율적으로 처리하기 위한 프로그래머블 프로세서의 구조 및 프로세서 명령어들을 제안한다. 제안된 오디오용 프로세서는 고정 소수점 DSP 코어를 기반으로 설계되었고, 프로그래머블 프로세서의 장점인 유동성과 주문형 반도체의 장점인 고성능 오디오 신호 처리 특성을 동시에 수용하도록 제안되었다. 제안된 ASDSP 코어는 고음질의 오디오 처리를 위해 32비트 데이터 크기를 가지며, 다양한 오디오 알고리즘을 효율적으로 지원하도록 2개의 MAC 연산기와 1개의 ALU로 구성된다. 하드웨어 자원을 병렬적으로 처리할 수 있는 명령어를 지원하며, 오디오 신호처리에 효과적으로 사용될 수 있는 전용의 명령어 집합을 두어 상대적으로 연산량이 많은 일부 알고리즘에 대한 해결책을 제시하였다. 또한 MPEG-2/4 AAC를 위한 허프만 가속기를 제안하여 효율적인 MPEG-2/4 AAC 오디오 복호가 가능하다. MP3, MPEG-2/4 AAC 등에서 사용되는 역양자화 과정의 성능을 향상시킬 수 있는 새로운 역 양자화 알고리즘을 제안하며, 제안된 알고리즘은 매우 낮은 오차 값을 나타낸다. 설계된 구조는 Verilog HDL 언어를 이용하여 하드웨어로 구현하였으며 Mentor^(？？)의 ModelSim™을 이용하여 동작을 검증하였다. 구현된 프로세서는 iPROVE FPGA 보드를 이용하여 Xilinx xc2v6000 FPGA 칩에서 에뮬레이션을 수행하였다. 또한 구현된 데이터 처리기는 Synopsys^(？？)의 Design Compiler™를 사용하여 Samsung SEC 0.18um 표준 셀 라이브러리로 합성하여, 합성 결과 약 107,860 게이트 크기를 가지며 150 MIPS의 성능을 나타낸다.