CMOS 메모리에서 트랜스미션 게이트의 불완전 상태 연구

Abstract

본 논문에서는 트랜스미션 게이트의 불완전 전송이 메모리 디바이스 인 디램에서 문제화 되었던 배경과 트랜스미션 게이트에서 발생하는 불완전 전송 문제를 해석하고 시뮬레이션 및 테스트로 재현하였다 또한 트랜스미션 게이트의 불완전 전송을 근본적으로 해결하기 위한 수식적 모델 및 가이드제시 그리고 로직적인 해결책을 제시하였다 트랜스미션 게이트는 패스 게이트의 일종으로 항상 불완전 전송 문제가 발생할 가능성이 존재한다. 이 문제를 회피하고자 하는 의도들은 있었으나, 이를 정확히 분석하고 이를 개선하고자 하는 노력들은 상대적으로 적었다 불완전 전송은 트랜스미션 게이트가 오프될 당시 입력의 값이 변화할 때 발생하며, 불완전 전송으로 인하여 트랜스미션 게이트의 전달지연이 부적절한 값을 가짐으로서 회로의 심각한 문제를 야기시키게 된다 또한 이 불완전 전송의 문제는 굉장히 적은 확률로 발생하게되며 이를 정확히 해석하기 또한 매우 어렵다. 이런 이유로 이제까지 시뮬레이션과 테스트를 통한 해석이 제대로 되지않았다 실제 시뮬레이션으로 재현하기 위해서는 수십 피코 세컨드 단위에서 재현이 가능하며, 테스트 재현을 위해서도 반도체의 PVT(공정, 전압, 온도) 변화의 영향으로 수백 피코 세컨드 단위로 동일 포인트에서 수백만번 반복 측정해야만 오류를 확인할 수 있었다