CMOS 메모리에서 트랜스미션 게이트의 불완전 상태 연구

DC Field Value Language
dc.contributor.advisor李海英-
dc.contributor.author김재훈-
dc.date.accessioned2018-11-08T07:07:29Z-
dc.date.available2018-11-08T07:07:29Z-
dc.date.issued2005-
dc.identifier.other560-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/5047-
dc.description학위논문(석사)--아주대학교 산업대학원 :정보전자공학과,2005-
dc.description.abstract본 논문에서는 트랜스미션 게이트의 불완전 전송이 메모리 디바이스 인 디램에서 문제화 되었던 배경과 트랜스미션 게이트에서 발생하는 불완전 전송 문제를 해석하고 시뮬레이션 및 테스트로 재현하였다 또한 트랜스미션 게이트의 불완전 전송을 근본적으로 해결하기 위한 수식적 모델 및 가이드제시 그리고 로직적인 해결책을 제시하였다 트랜스미션 게이트는 패스 게이트의 일종으로 항상 불완전 전송 문제가 발생할 가능성이 존재한다. 이 문제를 회피하고자 하는 의도들은 있었으나, 이를 정확히 분석하고 이를 개선하고자 하는 노력들은 상대적으로 적었다 불완전 전송은 트랜스미션 게이트가 오프될 당시 입력의 값이 변화할 때 발생하며, 불완전 전송으로 인하여 트랜스미션 게이트의 전달지연이 부적절한 값을 가짐으로서 회로의 심각한 문제를 야기시키게 된다 또한 이 불완전 전송의 문제는 굉장히 적은 확률로 발생하게되며 이를 정확히 해석하기 또한 매우 어렵다. 이런 이유로 이제까지 시뮬레이션과 테스트를 통한 해석이 제대로 되지않았다 실제 시뮬레이션으로 재현하기 위해서는 수십 피코 세컨드 단위에서 재현이 가능하며, 테스트 재현을 위해서도 반도체의 PVT(공정, 전압, 온도) 변화의 영향으로 수백 피코 세컨드 단위로 동일 포인트에서 수백만번 반복 측정해야만 오류를 확인할 수 있었다-
dc.description.tableofcontents목차 요약 그림 차례 표 차례 제 1 장 서론 = 1 제 2 장 랜덤주기 파워다운 모드 = 3 제 1 절 파워다운 모드(Power Down Mode) = 3 제 2 절 랜덤주기 파워다운 모드(Random Period Power Down Mode) = 6 제 3 장 트랜스미션 게이트의 불완전 전송 = 8 제 1 절 불완전 전송 (Metastability) = 9 제 2 절 트랜스미션 게이트의 전송지연 (Propagation Delay) = 11 제 3 절 트랜스미션 게이트의 불완전 전송 = 14 제 4 장 시뮬레이션 및 테스터 재현 = 18 제 1 절 시뮬레이션 재현 (Simulation Reproduction) = 20 제 2 절 테스터 재현 (Tester Reproduction) = 25 제 5 장 불완전 전송의 가이드 및 개선회로 = 30 제 1 절 수학적 모형 (Numeric Analysis) = 31 제 2 절 가이드 (Guide) = 34 제 3 절 개선회로 (Logical Solution) = 38 제 6 장 결론 = 41 제 7 장 참고 문헌 = 43-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.titleCMOS 메모리에서 트랜스미션 게이트의 불완전 상태 연구-
dc.title.alternativeA study on the Metastability of a Transmission Gate In CMOS Memory-
dc.typeThesis-
dc.contributor.affiliation아주대학교 산업대학원-
dc.contributor.department산업대학원 정보전자공학과-
dc.date.awarded2005. 2-
dc.description.degreeMaster-
dc.identifier.localId564600-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000000560-
dc.description.alternativeAbstractThe Transmission Gate always has the probability of a Meta-stability Problem occurrence. The Meta-stability problem is occurred when input value change on the transmission gate turn off point. The Meta-stability problem caused a big trouble on a system because the trnasmisson Gate delay time is improper valuable. Besides, we cannot reproduction this problem easily because it occurred very rarely and occurred on a specific situation. Actually, The Simulation reproduction is posssible on several ten times pico second scale. Also, Test reproduction is possible on several hundred pico second at the same point with 2 million repeat. An analysis of the meta-stability Problem in a Transmission Gate is presented in this paper. Reproduction of the simulation and test, Arithmatic analysis, Signal Guide, Logical Solution are presented in detail-
Appears in Collections:
Special Graduate Schools > Graduate School of Science and Technology > Department of Information and Electronics Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse