랩 어라운드 컨택 구조를 가지는 적층형 게이트 올 어라운드 모스펫에서의 자가 발열 현상에 관한 연구

Author(s)
강석중
Advisor
김상완
Department
일반대학원 전자공학과
Publisher
The Graduate School, Ajou University
Publication Year
2021-02
Language
kor
Keyword
게이트 올 어라운드자가 발열 현상컨택 저항
Abstract
본 논문에서는 랩 어라운드 컨택을 갖는 적층형 게이트 올 어라운드(gate-all-around: GAA) 금속-산화막-반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor: MOSFET)의 전기적/열적 특성을 technology computer-aided design (TCAD) 시뮬레이션을 통해 확인하였다. CMOS 소자 미세화에 따라 컨택 저항(contact resistance: RC) 이 소자 성능에 미치는 영향이 커지는 가운데, 랩 어라운드 컨택 구조는 일반적인 탑 컨택 구조에 비해 더 넓은 컨택 면적을 가져 이를 효과적으로 줄일 수 있다는 점에서 새로운 해결책으로 각광받고 있다. 본 연구에서 확인된 랩 어라운드 구조의 장점은 다음과 같다. 첫 번째로 랩 어라운드 구조는 탑 컨택 구조에 비해 낮은 RC와 소스/드레인 저항(source/drain resistance: RSD)를 가져 동작 상태의 전류(on-state current: Ion)가 1.74배 개선된다. 두 번째로 랩 어라운드 구조는 4.83 K/μW의 열 저항(thermal resistance: Rth) 값을 가짐으로써 탑 컨택 구조에 비해 9.73% 개선되어 같은 Ion일 때 자가 발열 현상의 감소를 이끈다. 소자 미세화에 따라 발열 효과가 심해져 이에 대한 해결책이 요구되는 상황에서 이번 연구에서 첫번째로 보고되는 랩 어라운드 구조의 발열 현상 개선 효과는 이에 대한 새로운 해결책이 될 것으로 기대한다.
Alternative Abstract
In this paper, electrical and thermal characteristics are investigated in stacked gate-all-around (GAA) metal-oxide-semiconductor field effect transistor (MOSFET) with wrap around contact (WAC) by help of technology computer-aided design (TCAD) simulation. As the size of transistor has been scaled down aggressively, a contact resistance (RC) becomes a major parasitic resistance and degrades the device performance. Therefore, the WAC which has larger contact area compared to the top contact (TC) is suggested as a promising solution to reduce the RC. The electrical and thermal characteristics of WAC that has been investigated in this research are follow. First, WAC is able to achieve on-state current (Ion) improvement by 1.74 times compared to TC because it has both low RC and source/drain resistance (RSD). Second, WAC reduce thermal resistance (Rth) by 9.73% so that it can alleviate self-heating effects (SHEs), one of the major concerns in modern CMOS device. Considering these results, WAC structure can be attractive solution to solve degradation of device performance and reliability issues.
URI
https://dspace.ajou.ac.kr/handle/2018.oak/20134
Fulltext

Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse