3D반도체 패키지를 위한 솔더링 조건 개선에 관한 연구

Abstract

3D반도체 패키지는 하나의 칩 안에 여러 가지의 복합기능을 가진 칩들을 집적시키기 위한 기술이다. 이러한 다양한 기능의 칩들을 평면에 단순 나열 할 경우 칩들이 차지하는 면적이 넓어져 실제 제품으로의 적용 시 공간적 제약을 받게 된다. 이를 극복하기 위해 여러 칩을 위로 적층하는 방법이 요구되고 있다. 최근 스마트기기에 적용되는 반도체는 제품 설계에 용이하도록 소형화가 요구되며 더불어 전기적 성능 향상을 위해서 신호 전달 길이를 최소화 하는데 많은 연구가 이루어지고 있다. 이에 적합한 기술로서 등장한 것이 플립칩 접합기술과 TSV기술이다. 플립칩 접합은 다이의 패드 위에 범프를 형성하고 이 칩을 아래의 금속패드 위에 직접 접합을 하는 방법이다. 하지만 이 기술을 이용하여2개 이상의 다이를 적층하려면 다이와 다이를 관통하여 신호를 전달해 줄 수 있는 기술이 필요하게 된다. 이러한 기술이 바로 직접 통로를 만드는 기술을 TSV기술이다. 본 연구에서는 칩사이즈 크기의 패키지를 3D로 구현할 수 있는 방법으로서 플립칩 기술과 TSV기술을 이용하여 공법의 타당성을 연구하였다. 플립칩 본딩의 제약으로 기판과 칩의 접합 이후 고온의 리플로우를 통과하면서 변형이 발생하게 되는데 이러한 변형 때문에 2번째 칩의 본딩이 제대로 이뤄지기 어려운 문제점을 안고 있기 때문이다. 본 연구를 통해 TSV 칩에 대한 열변형 특성, 기판과 본딩 이후의 변형 특성을 조사하였으며 이후 변형에도 두번째 칩의 본딩이 이뤄질 수 있도록 두번째 다이의 범프 형성에 필요한 솔더양을 실험인자로 선택하였다. 또한, TSV 침의 두께에 따른 결과 변화에 대해서도 검토하였다. 실험 결과 40um 보다 50um 두께의 TSV 침에서 상대적으로 적은 열변형이 확인 되었으며, 솔더의 양이 12~15um 조건에서 본딩되는 TSV 영역의 중심과 가장자리에 위치에서 다이사이의 편차가 3um 이내의 조건에서 용이한 접합이 이뤄짐을 확인하였다.