유한요소법을 이용한 LED Wafer Bonding의 열응력과 변형에 대한 연구

Abstract

LED가 차세대 조명 시스템으로 각광을 받으며 많은 연구가 진행되고 있다. LED는 백열전구 대비 20배 이상에 이르는 긴 수명과 10분의 1에 불과한 에너지 사용량을 가지고 있어 전 세계적으로 주목받고 있다. LED공정은 크게 Epitaxial공정, 전공정(칩공정), 후공정(패키징공정)으로 나뉘어진다. 고효율 LED를 설계하기 위해서는 Epitaxial공정 시에 소자에 발생할 수 있는 결함을 최소화 해야 한다. 열응력과 격자상수차이가 결함의 주요 원인이다. 또한 전공정(칩공정)시 발생하는 기판의 휨 현상을 최소화해야 한다. 본 연구에서는 Sapphire 기판위에 GaN을 증착 시키는 Epitaxail 공정 시 발생하는 열응력과 휨 현상을 예측하기 위해 Thin Film Mechanics와 유한요소법을 이용하여 비교하였다. 유한요소법은 COMSOL 4.2a 버전을 사용하였다. 전공정(칩공정)중에 하나인 Wafer bonding시에 발생하는 응력과 휩 현상을 예측하기 위해 실험을 진행하였고, COMSOL을 이용한 유한요소법 Thin Film Mechanics를 통해 비교하였다. 또한 Wafer bonding에 주로 사용되는 SiC외에 Si를 사용할 결우 발생하는 응력과 휨을 예측하였다.