SMT Solve를 이용한 Simulink Stateflow Model의 Test Case 생성

Author(s)
서성민
Advisor
정기현
Department
일반대학원 전자공학과
Publisher
The Graduate School, Ajou University
Publication Year
2014-02
Language
kor
Keyword
모델 기반 테스트Simulink/Stateflow
Abstract
안전이 중요한 임베디드시스템의 철저한 검증 절차가 요구됨에 따라 테스팅의 중요성이 부각되고 있다. Simulink/Staflow는 임베디드 시스템의 제어로직을 표현한 정교하게 모델링 하는데 널리 사용된다. 작성된 모델은 테스트 케이스를 생성하는데도 사용된다. 하지만 Simulink/Stateflow 모델에는 State 계층구조 및 암묵적인 Back-Tracking이 존재하여 동작의 분석이 어려워 효과적인 테스트 케이스 생성이 어렵다. 기존의 테스트 케이스 생성 방법들은 테스트 케이스 생성 시 랜덤방식을 기반한 방법으로 테스트 입력을 찾기 때문에 복잡한 로직이 표현 될 경우 테스트 입력을 찾기가 어렵다. 본 논문에서는 Simulink 모델을 SMT로 표현하고, 변환된 모델을 해석하여 테스트 케이스을 찾는 방법을 제안한다. 모델을 SMT Solver가 해결할 수 있게 하기 위해, Simulink Stateflow의 변수와 제어의 흐름을 순차구조로 표현, 변환과정을 거쳐 SMT의 입력언어로 변환하는 방법을 제시한다. 또한, 제안된 방법을 이용하여 최대의 커버리지를 만족하기 위한 새로운 테스트 생성기의 알고리즘을 제시한다. 제안된 알고리즘은 실제 시스템에 적용하여 테스트 케이스를 생성하여 그 효용성을 검증받는다.
URI
https://dspace.ajou.ac.kr/handle/2018.oak/11419
Fulltext

Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse