멀티 표준을 위한 효율적인 움직임 보상 블록의 설계

Author(s)
유정훈
Advisor
선우명훈
Department
일반대학원 전자공학과
Publisher
The Graduate School, Ajou University
Publication Year
2007-02
Language
kor
Keyword
H.264/AVCMotion Compensation움직임 보상Mpeg
Abstract
본 논문에서는 영상 압축 표준의 복호화 과정 중 하나인 움직임 보상(motion compensation)을 위한 블록의 하드웨어 구조를 제안한다. 영상 압축 표준은 MPEG-1(Moving Picture Experts Group -1)을 시작으로 멀티미디어 서비스의 발전과 요구를 충족하기 위해 H.264까지 발전하였다. 현재는 휴대형 멀티미디어 기기의 개발과 더불어 여러 가지 영상 압축 표준들이 사용되고 있다. 이에 하나의 복호기(decoder)로 여러 영상 압축 표준을 지원할 수 있도록 하는 요구가 증대되고 있다. 본 논문에서는 이런 요구를 만족할 수 있도록 다양한 영상 압축 표준을 지원할 수 있는 하드웨어를 제안한다. 먼저 통합 움직임 보상 블록의 하드웨어 제안을 위해 MPEG-1, MPEG-2, MPEG-4 그리고 H.264 표준에 대한 연구를 수행하였다. 각 표준에 대한 연구를 진행하면서 표준별로 움직임 보상 처리를 위해 요구하는 사항과 공통적으로 처리 가능한 부분에 대한 분석을 진행하였다. 공통적으로 처리 가능한 부분의 재사용은 하드웨어를 효율적으로 사용할 수 있다. 표준에 따라 요구하는 매크로 블록(macroblock)의 크기가 다양하므로, 4X4 블록을 기본 블록으로 하여 표준에서 요구하는 블록의 크기를 구성 할 수 있도록 하였고, 별도의 레지스터 파일(register file)을 두어 표준에 따라 요구하는 매크로 블록 크기를 만족할 수 있도록 하였다. 본 논문에서는 움직임 보상 과정에 보간(interpolation) 블록의 구성을 포함하였다. 보간 블록의 구조를 위해 표준별 보간 과정에 대한 연구를 진행하고, 보간 과정의 하드웨어를 재사용 가능하도록 그 구조를 제안하였다. 하드웨어 전체 구성은 움직임 보상 과정을 진행하기 위해 필요한 주소 생성 유닛과 데이터 재사용 유무를 판단하기 위한 블록, 표준별 지원하는 매크로 블록 크기의 블록을 생성하기 위한 레지스터 파일과 보간 과정을 위한 보간 유닛으로 구성되었다. 제안한 하드웨어는 4X4를 기본 블록으로 하여 여러 크기의 매크로 블록을 생성하는데 사용되는 메모리 접근을 줄이기 위한 구조와 재사용 가능한 블록에 대해서는 표준별 선택 신호를 두어 재사용 할 수 있도록 하였다.
Alternative Abstract
This thesis proposes a motion compensation block hardware architecture which is a stage of video standard decoding. The video standards are developed from MPEG-1 to H.264 for a demand and development of multimedia service. The various video standards are used portable devices at present. Therefore, necessity of united decoder which supports various kind of video standard has been increased. This thesis proposes a hardware which is satisfied with such a demand. First, MPEG-1, MPEG-2, MPEG-4 and H.264 have been analyzed to be applied in motion compensation block architecture for multi-standard. An article for motion compensation process of each standard and possible common hardware part have been analyzed. Reuse of common part can operate hardware more efficient. Each of video standard, macroblock sizes are different. Each of macroblock sizes compose 4X4 block which is base block size using register file at the proposed architecture. Second, this thesis includes interpolation block. Each of video standard have been analyzed to be applied in interpolation block architecture. Interpolation block architecture is proposed only add and shift operation. The motion compensation block is composed of address generation unit for motion compensation process and register file for macroblock generation and interpolation unit for interpolation process. The proposed architecture can support architecture of reduced memory access for macroblock generation and reuse hardware architecture.
URI
https://dspace.ajou.ac.kr/handle/2018.oak/8200
Fulltext

Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse