RF CMOS 공정을 이용한 5 GHz 대역 전압제어발진기와 8/9 주파수 분주기 설계

DC Field Value Language
dc.contributor.advisor李海英-
dc.contributor.author이동현-
dc.date.accessioned2018-11-08T07:41:39Z-
dc.date.available2018-11-08T07:41:39Z-
dc.date.issued2005-
dc.identifier.other193-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/7159-
dc.description학위논문(석사)--아주대학교 대학원 :전자공학과,2005-
dc.description.abstractIn this thesis, a 5 GHz voltage controlled oscillator and 8/9 dual modulus prescaler for direct conversion application is designed and fabricated using Hynix 0.18 um RF CMOS process. The frequency synthesizer design for direct conversion application has DC offset and frequency pulling problems. Thus, the way to solve these problems is required. In this thesis, the solution is proposed. The fabricated VCO is composed of inductor, varactor, PMOS and NMOS Transistors of latch type. The VCO achieves the phase noise of -124 dBc/Hz at 1 MHz offset from 2.11 GHz with bias of 4.6 mA, 1.8 V. The power consumption is about 8.3 mW. The designed 8/9 dual modulus prescaler achieves a maximum operating frequency 10 GHz with bias of 6.2 mA, 1.8 V. The power consumption is about 11.26 mW.-
dc.description.tableofcontents차례 ● 국문요약 ● 표차례 ● 그림차례 제 1 장 서론 = 1 제 2 장 직접 변환 방식의 주파수합성기 고찰 = 3 제 3 장 트랜지스터의 잡음 특성 = 5 제 1 절 채널 열잡음 (Channel thermal noise) = 6 제 2 절 플리커 잡음 (1/f noise) = 6 제 3 절 열잡음 (Thermal noise) = 7 제 4 장 위상잡음 = 8 제 1 절 위상잡음의 정의 = 8 제 2 절 위상잡음의 특성 = 9 제 3 절 무선 통신에서 위상잡음의 영향 = 10 제 5 장 발진기의 설계 방법 = 13 제 1 절 발진기의 기본 이론 = 13 제 2 절 발진기의 해석 및 설계, 제작 방법 = 13 제 6 장 주파수 분주기의 설계 방법 = 28 제 1 절 위상 잠금 루프 (Phase Locked Loop) = 28 제 2 절 주파수 분주기 (Frequency Dividers) = 34 제 7 장 결론 = 52 참고문헌 = 53-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.titleRF CMOS 공정을 이용한 5 GHz 대역 전압제어발진기와 8/9 주파수 분주기 설계-
dc.title.alternativeThe Design of 5 GHz VCO and 8/9 Dual Modulus Prescaler Using RF CMOS Process-
dc.typeThesis-
dc.contributor.affiliation아주대학교 일반대학원-
dc.contributor.alternativeNameLEE, DONGHYUN-
dc.contributor.department일반대학원 전자공학과-
dc.date.awarded2005. 2-
dc.description.degreeMaster-
dc.identifier.localId564349-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000000193-
Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse