repository
Special Graduate Schools
Graduate School of Science and Technology
Department of Information and Electronics Engineering
3. Theses(Master)
PLL을이용한X-band용주파수합성기의설계및제작
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 김영길 | - |
| dc.contributor.author | 노성선 | - |
| dc.date.accessioned | 2018-11-08T06:40:03Z | - |
| dc.date.available | 2018-11-08T06:40:03Z | - |
| dc.date.issued | 2010-02 | - |
| dc.identifier.other | 10345 | - |
| dc.identifier.uri | https://dspace.ajou.ac.kr/handle/2018.oak/3387 | - |
| dc.description | 학위논문(석사)--아주대학교 산업대학원 :정보전자공학과,2010. 2 | - |
| dc.description.abstract | 논문 요약 PLL을 이용한 X-band용 주파수 합성기의 설계 및 제작 정보전자공학과 노 성선 본 논문에서는 물체감지센서용으로 분배된 10.500~10.550㎓ 대역의 신호를 얻기 위하여 위상고정루프(Phase Locked Loop), 저역 통과 여파기 (Low Pass Filter)주파수 체배기(Frequency Multiplier)를 적용하여 X-band용 신호를 생성하기 위한 회로를 구성하였다. 일반적으로 마이크로파 및 밀리미터파 통신 시스템에서 사용하는 신호원은 높은 안정도와 저잡음 신호원을 요구하기 때문에 저주파 신호를 체배하여 사용한다. 따라서 본 논문에서도 주파수 체배기 입력은 중심주파수가 1.356GHz인 PLL을 이용하고, 차단주파수가 1.50GHz인 Elliptic 형태의 저역 통과 여파기를 사용하여, 고조파등을 제거한 후 주파수 체배기의 입력으로 인가하였다. 주파수 체배기에 사용한 회로는 논문의 신뢰성 및 추후 상용화 제품에 적용하여, Discrete형태를 사용하지 않고, MMIC로 판매되고 있는 Hittite사의 HMC444LPE(8f1)를 사용하여 10~10.56GHz의 최종 출력 신호를 확인하였다. 주파수 안정도, 온도변화율 및 위상잡음 특성을 확보하기 위하여 주파수 정밀도가 ±2.5ppm인 온도 보상형 수정발진기(Temperature Compensated Crystal Oscillator)를 적용하였다. Elliptic 형태의 저역 통과 여파기 시뮬레이션은 Eagleware사의 Genesys를 이용하였으며, 제작한 회로의 측정 결과는 PLL 출력 -0.36dBm, 대역통과여파기 삽입손실 -1.5dB을 감안한 주파수 체배기의 입력은 -1.86dBm이며, 주파수 체배기를 통과한 최종신호 전력은 +1.87dBm임을 확인하였다. Phase Noise는 입력 주파수인 1.317GHz에서 -100.22dBc@10KHz의 특성을 보였으며, 최종 출력 주파수인 10.536GHz에서는 -83.26dBc @10KHz의 특성을 나타내었다. | - |
| dc.description.tableofcontents | 목 차 논 문 요 약 Abstract 그림 목차 표 목차 I. 서 론 １ II. 주파수 합성기 ３ 1. 주파수 합성기의 구현 방식 ３ 2. 위상고정루프 (Phase Locked Loop) ４ 3. 루프필터(Loop Filter) １４ 4. 전압제어 발진기(VCO) １９ 5. 주파수 합성기의 제작 및 측정 ２５ III. 저역 통과 여파기 ３２ 1. 여파기 개요 및 일반사항 ３２ 2. M/W 대역에 사용하는 필터의 종류 및 특징３４ 3. 여파기의 기본이론 ３５ 4. 삽입손실법에 의한 여파기 설계이론３７ 5. 저역 통과 여파기의 제작 및 측정 ４３ IV. 주파수 체배기 ４９ 1. 주파수 체배기의 기본원리 ４９ 2. 주파수 체배기의 종류 ５１ 3. 주파수 체배기의 제작 및 측정 ５９ V. 결론 ６４ 1. 주파수 합성기 전체 시험 구성도 및 결과６４ 참고문헌 그림 목차 [그림 2.1] 직접 주파수 합성 방식 ３ [그림 2.2] 간접 주파수 합성 방식 ３ [그림 2.3] PLL회로의 기본 구성도 ４ [그림 2.4] 위상 비교기의 타임 차트. ５ [그림 2.5] 부궤환 시스템(Negative-feedback System) ７ [그림 2.6] PLL의 AC 선형모델 ８ [그림 2.7] Capture Range와 Hold Range １２ [그림 2.8] 수동 RC 필터 및 전달특성 １５ [그림 2.9] 수동 Lead-lag 필터 및 전달특성 １６ [그림 2.10] 능동 필터 및 전달특성 １６ [그림 2.11] 3차 시스템의 일반적인 회로 １６ [그림 2.12] 발진기의 1단자 표현 １９ [그림 2.13] 전압제어발진기 회로 ２２ [그림 2.14] LMX2326 Control Flow Chart ２６ [그림 2.15] PIC16F84 회로도 ２７ [그림 2.16] LMX2326 + VCO 회로도 ２７ [그림 2.17] 주파수 합성기 실물 사진 ２８ [그림 2.18] PLL 출력 주파수 특성(1.317GHz) ３０ [그림 2.19] PLL 위상잡음 특성(1.317GHz) ３０ [그림 2.20] PLL 출력 하모닉 특성 (1.317GHz) ３１ [그림 2.21] PLL 출력 평탄 특성(1.3~1.32GHz) ３１ [그림 3.1] 인덕터를 단락회로 스텝으로 변환 ３５ [그림 3.2] 캐패시터를 개방회로 스텝으로 변환 ３６ [그림 3.3] 4개 Kuroda의 동일성 관계식 ３６ [그림 3.4] 4단자 회로망 ３７ [그림 3.5] 이상적인 저역 통과 여파기 ３７ [그림 3.6] Chebyshev 저역 통과 필터의 주파수 특성４０ [그림 3.7] 저역 통과 여파기 회로도 ４４ [그림 3.8] 저역 통과 여파기 시뮬레이션 데이터４５ [그림 3.9] 저역 통과 여파기 실물 사진 ４５ [그림 3.10] 저역 통과 여파기 시뮬레이션 데이터４６ [그림 3.11] 저역 통과 여파기 측정 데이터 ４６ [그림 3.12] 출력 하모닉 특성(저역 통과 여파기 사용 전)４８ [그림 3.13] 출력 하모닉 특성(저역 통과 여파기 사용 후)４８ [그림 4.1] 일반적 비선형 소자 또는 회로망 ４９ [그림 4.2] Manley-Rowe 개념도 ５２ [그림 4.3] 다이오드 주파수 체배기의 블록 다이아그램５４ [그림 4.4] 저항성 주파수 체배기의 전력 유도 개념도５６ [그림 4.5] FET 주파수 체배기의 블록 다이아그램５７ [그림 4.6] 주파수 체배기의 회로도 ６０ [그림 4.7] 주파수 체배기의 실물 사진 ６１ [그림 4.8] 주파수 체배기의 출력 신호 특성(10.536GHz)６２ [그림 4.9] 주파수 체배기의 위상잡음 특성(10.536GHz)６３ [그림 4.10] 주파수 체배기의 하모닉 특성(21.072GHz)６３ [그림 5.1] 시험 구성도 및 측정사진 ６４ 표 목차 [표 2.1] 주파수 합성 구현 방식에 따른 비교 ４ [표 2.2] LMX2326 전기적 규격 ２５ [표 2.3] 주파수 합성기 규격서 ２５ [표 2.4] 주파수 합성기 명칭 및 기능 ２８ [표 2.5] 주파수 합성기 측정결과 ２９ [표 3.1] M/W Filter의 구현 방식에 따른 비교 ３４ [표 3.2] Chebyshev g Value ４２ [표 3.3] 저역 통과 여파기 규격 ４４ [표 3.4] 저역 통과 여파기 측정결과 ４７ [표 4.1] 체배기의 구성에 따른 비교 ５２ [표 4.2] 다이오드 체배기와 트랜지스터 체배기 비교５７ [표 4.3] HMC444LPE 전기적 규격 ５９ [표 4.4] 주파수 체배기 규격 ６０ [표 4.5] 주파수 체배기 명칭 및 기능 ６１ [표 4.6] 주파수 체배기 측정결과 ６２ [표 5. 1] 시험구성 장치별 기능 ６５ | - |
| dc.language.iso | kor | - |
| dc.publisher | The Graduate School, Ajou University | - |
| dc.rights | 아주대학교 논문은 저작권에 의해 보호받습니다. | - |
| dc.title | PLL을이용한X-band용주파수합성기의설계및제작 | - |
| dc.type | Thesis | - |
| dc.contributor.affiliation | 아주대학교 산업대학원 | - |
| dc.contributor.department | 산업대학원 정보전자공학과 | - |
| dc.date.awarded | 2010. 2 | - |
| dc.description.degree | Master | - |
| dc.identifier.localId | 568243 | - |
| dc.identifier.url | http://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000010345 | - |
| dc.subject.keyword | 주파수체배기 | - |
- Appears in Collections:
- Special Graduate Schools > Graduate School of Science and Technology > Department of Information and Electronics Engineering > 3. Theses(Master)
- Files in This Item:
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
-
- License
- STATISTICS
- Total Visit :3,540,284
- Total Download :1,795
- Today View :2,648
