repository
낮은 소모전력을 갖는 2.4GHz CMOS 저 잡음 증폭기
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 李海英 | - |
| dc.contributor.author | 김성남 | - |
| dc.date.accessioned | 2018-11-08T06:27:01Z | - |
| dc.date.available | 2018-11-08T06:27:01Z | - |
| dc.date.issued | 2005 | - |
| dc.identifier.other | 220 | - |
| dc.identifier.uri | https://dspace.ajou.ac.kr/handle/2018.oak/2921 | - |
| dc.description | 학위논문(석사)--아주대학교 대학원 :전자공학과,2005 | - |
| dc.description.abstract | 본 논문에서는 최근 대두되고 있는 낮은 소모전력을 갖는 저 잡음 증폭기(LNA: Low Noise Amplifier)를 설계 및 제작하였다. 일반적으로 사용되는 LNA의 구조는 miller effect와 입출력 차단이 좋은 캐스코드 구조에 feedback(series or parallel) 회로를 추가하여 입력 노이즈 매칭과 파워 매칭을 동시에 시켜 LNA의 NF(Noise Figure)와 gain을 향상 시켜주는 구조이다. 그러나 이와 같은 구조의 LNA를 낮은 소모전력을 갖은 시스템에 응용될 경우 큰 series feedback 인덕터의 사용으로 LNA의 성능을 감소 시킨다. 이에 트랜지스터의 gate와 source사이에 C_(gs2)를 추가하므로 적절한 L_(s)를 선택하여 소모전력이 낮은 시스템에서도 우수한 Noise Matching 과 Power Matching을 갖도록 설계할 수 있다. 이와 같은 방법을 이용하여 설계 및 제작된 LNA의 Gain, NF는 각각 12.7dB, 1.67dB이고 공급전압(V_(dd)) 및 소모전류(I_(d)) 는 1.5V, 2mA이다. 본 LNA의 설계 및 제작은 Hynix 0.18 um CMOS 공정을 이용하였다. | - |
| dc.description.tableofcontents | 차례 국문 요약 표차례 그림차례 제 1 장. 서론 = 1 제 1 절. 연구 배경 및 개요 = 1 제 2 절. 수신기의 구조 = 2 제 2 장. CMOS 저 잡음 증폭기의 기초 이론 = 8 제 1 절. 안정성 (Stability) = 8 제 2 절. 이득 (Gain) = 11 제 3 절. 잡음 (Noise) = 12 제 3 장. CMOS 저 잡음 증폭기의 설계 = 18 제 1 절. 캐스코드 증폭기 = 18 제 2 절. Symultaeous Noise Matching = 21 제 3 절. 낮은 소모 전력을 갖는 저 잡음 증폭기 = 23 제 4 절. 저 잡음 증폭기 설계 = 27 제 5 절. Layout 및 제작 = 32 제 4 장. CMOS LNA 설계 및 측정 결과 = 37 제 5 장. 결론 = 43 참고문헌 = 45 Abstract = 49 | - |
| dc.language.iso | kor | - |
| dc.publisher | The Graduate School, Ajou University | - |
| dc.rights | 아주대학교 논문은 저작권에 의해 보호받습니다. | - |
| dc.title | 낮은 소모전력을 갖는 2.4GHz CMOS 저 잡음 증폭기 | - |
| dc.title.alternative | 2.4GHz CMOS Low Noise Amplifier Having Low Power Consumption | - |
| dc.type | Thesis | - |
| dc.contributor.affiliation | 아주대학교 일반대학원 | - |
| dc.contributor.alternativeName | Kim, Seong-nam | - |
| dc.contributor.department | 일반대학원 공학계열 | - |
| dc.date.awarded | 2005. 2 | - |
| dc.description.degree | Master | - |
| dc.identifier.localId | 564334 | - |
| dc.identifier.url | http://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000000220 | - |
| dc.description.alternativeAbstract | In this thesis, low noise amplifier having low power consumption is designed and fabricated by Hynix CMOS 0.18um process. Noise and gain performances of the CMOS LNA are affected by dissipation current of LNA. The performance of the LNA using source degeneration inductor is limited by using large source degeneration inductance in low power dissipation system. So, a capacitor is added to between gate and source of transistor. Therefore, it is expected that the performance improvement can be achieved by using small sourece degeneration inductance in low power dissipation LNA. In this paper, the cascode CMOS LNA having low power consumption is designed and fabricated. From the measured results, the fabricated CMOS Low Noise Amplifier has 12.7dB gain & 1.67dB NF at 2mA and 1.5V supply. | - |
- Appears in Collections:
- Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
- Files in This Item:
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
-
- License
- STATISTICS
- Total Visit :3,747,519
- Total Download :1,818
- Today View :25,177
