고속 탐색 알고리즘에 적합한 움직임 추정 전용 ASIP 설계

Abstract

본 논문은 고화질 비디오 압축 방식으로 알려진 H.264, MPEG등 고화질 비디오 알고리즘을 효율적으로 처리하기 위한 프로그래머블 프로세서의 구조 및 프로세서 명령어들을 제안한다. H.264의 움직임 추정 알고리즘은 시간적으로 중복된 정보를 제거함으로써 효율적으로 복화를 진행하게 해준다. 특히 전역 탐색은 연산 복잡도가 매우 높으며, 이를 해결하기 위해서 다양한 고속 탐색 알고리즘 또한 제안되고 있다. 제안된 ASIP은 VBSAD 명령어들을 제안하고 명령어를 최적화 하기 위한 하드웨어 구조를 제안하였다. ASIP은 ASIC의 고성능, 저전력의 장점과 DSP의 유연성을 모두 추구하는 접근 방식이다. 제안하는 명령어를 이용하여, HD급의 영상을 처리할 수 있다. 설계된 구조는 Verilog HDL 언어를 이용하여 하드웨어로 구현하였으며 Mentor사의 ModelSim을 이용하여 동작을 검증하였다. 또한 구현된 데이터 처리기는 Synopsys사의 Design Compiler를 사용하여 IBM 0.09um 표준 셀 라이브러리로 합성하여, 합성 결과 약 453K 게이트 크기를 가진다