repository
Special Graduate Schools
Graduate School of Science and Technology
Department of Information and Electronics Engineering
3. Theses(Master)
SIP/MCP를 고려한 최적화된 바운드리 스캔 방법에 대한 고찰
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 이자성 | - |
| dc.contributor.author | 채은석 | - |
| dc.date.accessioned | 2018-11-08T06:09:14Z | - |
| dc.date.available | 2018-11-08T06:09:14Z | - |
| dc.date.issued | 2008-02 | - |
| dc.identifier.other | 7241 | - |
| dc.identifier.uri | https://dspace.ajou.ac.kr/handle/2018.oak/2484 | - |
| dc.description | 학위논문(석사)----아주대학교 산업대학원 :정보전자공학과,2008. 2 | - |
| dc.description.abstract | 바운드리 스캔은 IEEE Std. 1149.1으로도 명명된 매우 잘 알려진 DFT (Design For Testability) 기술 이다. 이는 입출력과 내부 로직 사이에 바운드리 스캔 레지스터를 할당함으로써 구현된다. 본 논문에서는 이러한 바운드리 스캔 기술이 SIP (Silicon In Package)나 MCP (Multi Chip Package) 상에 구현할 때의 문제점을 도출하고, 이를 해결할 수 있는 최적화된 해결책을 제시한다. 본 논문에서 제시하는 방법은 1) 가장 작은 Area Overhead, 2) 최단 시간의 테스트 시간, 3) 가장 간단한 디자인 방법을 포함한다. | - |
| dc.description.tableofcontents | ABSTRACT = 3 TABLE OF CONTENTS = 4 LIST OF FIGURES = 6 서론 = 8 본론 = 10 1장. BOUNDARY SCAN (IEEE STD. 11491.1, JTAG) BASIC = 10 1절. 바운드리 스캔의 배경 = 10 2절. 보드 테스트 = 11 3절. In-Circuit 테스팅 = 12 4절. 바운드리 스캔 테스트의 등장 = 12 5절. 바운드리 스캔의 기본 구조 = 13 6절. TAP Controller의 동작 = 16 7절. 바운드리 스캔 셀의 구조 = 18 8절. 인스트럭션 레지스터 = 20 9절. Bypass 레지스터 = 21 10절. 바운드리 스캔 인스트럭션 = 21 11절. 기본적인 테스트 알고리듬 = 26 12절. BSDL (Boundary Scan Description Language) = 27 2장. SIP/MCP를 고려한 바운드리 스캔 디자인 = 28 1절. SIP/MCP상에서의 일반적인 바운드리 스캔 기법 = 28 2절. SIP/ MCP상에서의 바운드리 스캔의 문제점 = 29 3장. 본 논문에서 제시하고자 하는 방법 = 37 결론 = 49 참고문헌 = 50 | - |
| dc.language.iso | kor | - |
| dc.publisher | The Graduate School, Ajou University | - |
| dc.rights | 아주대학교 논문은 저작권에 의해 보호받습니다. | - |
| dc.title | SIP/MCP를 고려한 최적화된 바운드리 스캔 방법에 대한 고찰 | - |
| dc.title.alternative | CHAE, EUN SEOK | - |
| dc.type | Thesis | - |
| dc.contributor.affiliation | 아주대학교 산업대학원 | - |
| dc.contributor.alternativeName | CHAE, EUN SEOK | - |
| dc.contributor.department | 산업대학원 정보전자공학과 | - |
| dc.date.awarded | 2008. 2 | - |
| dc.description.degree | Master | - |
| dc.identifier.localId | 566663 | - |
| dc.identifier.url | http://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000007241 | - |
| dc.subject.keyword | JTAG | - |
| dc.subject.keyword | Boundary Scan | - |
| dc.subject.keyword | SIP | - |
| dc.subject.keyword | MCP | - |
| dc.description.alternativeAbstract | Boundary Scan is well-known standard DFT techniques, called IEEE Std. 1149.1, that is designed with boundary scan register placed between pads and internal logic. In this paper, I deduce those problems of the implementation in SIP (Silicon In Package) or MCP (Multi-Chip Package) and I propose the optimal solution against those problems. The advantage of the proposed solution includes: (1) it realizes the smallest area overhead. (2) it minimizes the test cost, and (3) this solution is easy to implement. | - |
- Appears in Collections:
- Special Graduate Schools > Graduate School of Science and Technology > Department of Information and Electronics Engineering > 3. Theses(Master)
- Files in This Item:
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
-
- License
- STATISTICS
- Total Visit :3,746,261
- Total Download :1,818
- Today View :23,919
