원자층 증착법을 이용한 차세대 디램 커패시터용 금속 박막 연구

DC Field Value Language
dc.contributor.advisor이상운-
dc.contributor.author이혁재-
dc.date.accessioned2022-11-29T03:01:25Z-
dc.date.available2022-11-29T03:01:25Z-
dc.date.issued2020-02-
dc.identifier.other29929-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/21151-
dc.description학위논문(석사)--아주대학교 일반대학원 :에너지시스템학과,2020. 2-
dc.description.abstractDRAM(Dynamic Random Access Memory)은 컴퓨터를 구성하는 여러 메모리 중 가장 핵심적인 메인 메모리로서 커패시터에 전하를 저장하여 메모리로 작동한다. 반도체 소자의 미세화가 진행됨에 따라 커패시터의 유효 표면적이 급격하게 감소하여 DRAM 소자의 동작에 필요한 전기용량을 얻기가 매우 어렵다. 그에 따라 전기용량을 확보하기 위해 유전막을 박막화 하거나 높은 유전상수를 가지는 유전재료를 개발하여야 한다. 하지만 유전막의 박막화에 따른 누설전류 증가로 인해 소자의 신뢰도 감소가 심각하게 대두되고 있으며, 높은 유전상수를 가지는 유전재료를 개발하더라도 이에 따른 적절한 전극 물질이 요구된다. DRAM 커패시터의 전극물질은 유전막과 잘 반응하지 않으며 강도가 높고, 누설전류 감소를 위해 일함수가 큰 재료가 요구된다. 또한 공정 온도가 높아짐에 따라 반도체 소자 열화 현상의 문제가 야기되기 때문에 저온 ALD 공정이 필수적이다. 하지만 현재 DRAM 커패시터의 전극 물질로 사용되고 있는 Titanium Nitride(TiN)를 400도 이하의 저온에서 ALD 공정을 통해 TiCl4전구체와 NH3기체를 반응시켜 형성한 경우 Cl 불순문이 1~6%로 높게 잔류하여 비저항이 증가하는 것으로 보고되고 있다. 따라서 400도 이하에서 박막 내의 불순물을 감소시킴으로써 저항을 감소시키고자 하였다. 저온 공정에서 전구체의 강한 Ti-Cl 결합으로 인해 kinetics가 느려지게 되어 불순물이 높게 잔류하는 것으로 판단된다. 이에 전구체 주입 단계와 반응 가스 주입 단계 사이에 H2S 기체 주입 단계를 적용하여 기존의 ALD 표면 화학 반응의 kinetics에 변화를 주었고 TiN 박막 내에 잔류하는 불순물을 감소시켜 비저항을 기존보다 최대 25%까지 낮추는 데에 성공하였다. 또한 TiN보다 일함수가 큰 Niobium Nitride(NbN)의 ALD 공정에서도 동일하게 H2S주입 단계를 적용함으로써 불순물 감소에 따른 비저항 감소의 효과를 확인할 수 있었다.-
dc.description.tableofcontents제 1 장 서 론.................................................................................................1 제 1 절 DRAM 개발 현황 2 제 2 절 DRAM 커패시터 전극 물질 5 제 2 장 원자층 증착법 및 박막 분석 방법....................................................7 제 1 절 원자층 증착법 7 제 1 항 원자층 증착 공정 7 제 2 절 전기적 특성 분석 10 제 1 항 누설전류 10 제 2 항 전기용량 및 계면트랩 12 제 3 절 박막 결정성 및 원소 함량 분석 13 제 1 항 X-선 회절 분석기(XRD) 13 제 2 항 X-선 광전자 분광기(XPS) 15 제 3 항 X-선 형광 분석기(XRF) 16 제 4 절 투과전자현미경(TEM) 17 제 3 장 DRAM 커패시터용 차세대 전극 물질 연구.......................................19 제 1 절 티타늄 질화물 원자층 증착법(TiN ALD) 19 제 1 항 기존 TiN ALD 공정 24 제 2 항 H2S 가스 사용 TiN ALD 공정 및 적용 효과 29 제 3 항 박막 특성 분석 35 제 4 항 불순물 최소화 공정 43 제 5 항 저온 TiN ALD 공정 특성 분석 45 제 2 절 나이오븀 질화물 원자층 증착법(NbN ALD) 47 제 1 항 기존 NbN ALD 공정 51 제 2 항 H2S 가스 사용 NbN ALD 공정 및 적용 효과 54 제 3 항 박막 특성 분석 57 제 4 항 고온 NbN ALD 공정 특성 67 제 4 장 결 론..............................................................................................69 참 고 문 헌.....................................................................................................71 Abstract..........................................................................................................74-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.title원자층 증착법을 이용한 차세대 디램 커패시터용 금속 박막 연구-
dc.title.alternativeHyeokjae Lee-
dc.typeThesis-
dc.contributor.affiliation아주대학교 일반대학원-
dc.contributor.alternativeNameHyeokjae Lee-
dc.contributor.department일반대학원 에너지시스템학과-
dc.date.awarded2020. 2-
dc.description.degreeMaster-
dc.identifier.localId1138736-
dc.identifier.uciI804:41038-000000029929-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/common/orgView/000000029929-
Appears in Collections:
Graduate School of Ajou University > Department of Energy Systems > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse