100 나노 이하의 미세 고분자 패턴의 형성법과 전기장 강화를 위한 균열 제어법에 대한 연구
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 박명준 | - |
dc.contributor.author | 김경환 | - |
dc.date.accessioned | 2022-11-29T03:01:00Z | - |
dc.date.available | 2022-11-29T03:01:00Z | - |
dc.date.issued | 2020-02 | - |
dc.identifier.other | 29440 | - |
dc.identifier.uri | https://dspace.ajou.ac.kr/handle/2018.oak/20638 | - |
dc.description | 학위논문(석사)--아주대학교 일반대학원 :에너지시스템학과,2020. 2 | - |
dc.description.abstract | 최근 나노 기술이 빠르게 발전하면서, 기존에 나노패터닝에 사용되던 포토 리소그래피, 전자빔 리소그래피를 대체할 기술의 연구도 활발히 진행되고 있다. 이러한 방법들은 굉장히 미세한 패턴을 정교하게 형성할 수 있어 각광받았지만, 생산성이 매우 떨어져 현재는 이를 대체할 수 있는 기술을 개발하는 쪽으로 연구가 활발히 진행되고 있다. 소프트 리소그래피는 기존의 리소그래피 방법과는 달리, 복잡한 기계적인 장치들을 사용하지 않고, 유연한 유기물을 이용하여 패턴이나 구조를 형성하는 방법을 말한다. PDMS(Polydimethylsiloxane)는 소프트 리소그래피에서 가장 널리 사용되는 물질이지만, 미세한 패턴에서는 낮은 modulus로 인해 패턴의 붕괴가 일어난다는 단점이 있다. 본 연구에서는 PDMS를 이용하여 기존의 한계점으로 지적되던 200 nm의 크기를 극복하고 70 nm의 폭을 갖는 라인 패턴 구조를 제작하였다. 다음으로는 전극에 형성된 크랙을 활용하여 EHCz (9-(2-ethylhexyl) carbazole에 전하를 주입하였다. 크랙은 유연한 기판을 늘리는 것만으로도 수백 nm 사이즈의 패턴을 형성할 수 있으며, 성능에 부정적인 영향을 미친다는 기존의 인식과는 달리 최근에는 크랙을 이용한 센서와 같이 크랙을 활용할 수 있는 방안이 연구되고 있다. 본 연구에서는 증착된 전극의 크랙 모서리 부분에서 전기장이 강해진다는 점에 착안하여, 전계 방출 효과를 향상시켰다. 하지만 기판에 증착 한 전극에서 단순히 크랙만 발생한다면 저항이 증가할 뿐이기 때문에 크랙이 생긴 전극 박막을 평평한 은 전극에 콜드 웰딩 원리를 이용해 전사 시켰고, 전극의 윗부분에만 크랙이 존재하는 전계 방출 구조를 제작하였다. 완성된 소자는 EHCz에 효과적으로 전하를 주입할 수 있었다. | - |
dc.description.tableofcontents | 1 서론 1 1-1 Fabrication of sub-100 nm size PDMS line pattern stamp 2 1-2 Enhancement of field emission effect using crack of silver electrode 7 2 실험 과정 13 2-1 Fabrication of sub-100 nm size PDMS line pattern stamp 13 2-1-1 PUA – 311 몰드 제작 13 2-1-2 PDMS 패턴 복제 14 2-1-3 스탬프 분석 14 2-2 Enhancement of field emission effect using crack of silver electrode 15 2-2-1 은 전극 증착 15 2-2-2 크랙 형성 18 2-2-3 박막 전사 20 2-2-4 소자 제작 및 분석 21 2-2-5 COMSOL 시뮬레이션 24 3 결과 및 토의 26 3-1 Fabrication of sub-100 nm size PDMS line pattern stamp 26 3-1-1 FE-SEM 분석 26 3-1-2 AFM 분석 28 3-2 Enhancement of field emission effect using crack of silver electrode 30 3-2-1 FE- SEM 분석 30 3-2-2 전압 대비 전류 그래프 분석 32 3-2-3 COMSOL Multiphysics 전기장 분포 분석 35 4 결론 37 5 참고문헌 39 Abstract 43 | - |
dc.language.iso | kor | - |
dc.publisher | The Graduate School, Ajou University | - |
dc.rights | 아주대학교 논문은 저작권에 의해 보호받습니다. | - |
dc.title | 100 나노 이하의 미세 고분자 패턴의 형성법과 전기장 강화를 위한 균열 제어법에 대한 연구 | - |
dc.type | Thesis | - |
dc.contributor.affiliation | 아주대학교 일반대학원 | - |
dc.contributor.department | 일반대학원 에너지시스템학과 | - |
dc.date.awarded | 2020. 2 | - |
dc.description.degree | Master | - |
dc.identifier.localId | 1138492 | - |
dc.identifier.uci | I804:41038-000000029440 | - |
dc.identifier.url | http://dcoll.ajou.ac.kr:9080/dcollection/common/orgView/000000029440 | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.