딥러닝 기반 반도체 공정 간 웨이퍼 로트의 Q-Time 예측 방법론

DC Field Value Language
dc.contributor.advisor박상철-
dc.contributor.author이기한-
dc.date.accessioned2022-11-29T02:32:35Z-
dc.date.available2022-11-29T02:32:35Z-
dc.date.issued2021-02-
dc.identifier.other30480-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/20130-
dc.description학위논문(석사)--아주대학교 일반대학원 :산업공학과,2021. 2-
dc.description.abstract본 연구에서는 반도체 팹에서 웨이퍼 로트가 시간 제약이 존재하는 공정 구간을 지날 때 공정 간 Q-Time을 예측하기 위한 딥러닝 기반 Q-Time 예측 방법론을 제안한다. 팹에서 반도체 칩의 재료인 웨이퍼는 팹 내 물류적 운송 단위인 로트(Lot) 단위로 묶여 생산되며 웨이퍼가 완제품으로 만들어지기 위해서는 수십 개의 공정을 거쳐야 한다. 또한 팹 내 생산하는 제품 종류 또한 수십 가지이기 때문에 팹의 물류 시스템은 굉장히 복잡하다. 로트의 공정 간 Q-Time을 예측하는 시점 당시 Q-Time에 영향을 미칠 수 있는 환경 변수들을 분석 및 수집하고 이를 정량적인 수치로 변환해야 한다. 기존의 Q-Time이 시간 제약을 준수하는 방법은 공정 구간 투입 이전에 어떤 로트를 흘려보낼지 우선순위를 정하여 스케줄링하는 방법이었다. 본 연구에서는 팹 시뮬레이션을 진행하여 얻은 결과 데이터를 분석하여 Q-Time에 영향을 미칠 수 있는 예측 변수를 정의한다. 팹 시뮬레이션을 다시 수행함으로써 앞서 정의한 예측 변수와 Q-Time을 수집하고 훈련 데이터와 테스트 데이터로 나눈다. 훈련 데이터로 딥러닝 기반 Q-Time 예측 모델을 구현한다. 구현된 예측 모델은 테스트 데이터로 테스트되었다.-
dc.description.tableofcontents제1장 서론 1 제1절 Q-Time 1 제2절 반도체 제조 공정 3 제3절 문제 정의 8 제4절 연구 목적 9 제2장 관련 연구 10 제1절 사이클 타임 관련 연구 10 제2절 시간 제약 스케줄링 관련 연구 12 제3장 Q-Time 예측 모델 13 제1절 팹 시뮬레이션 결과 데이터 분석 13 제2절 설명 변수 정의 18 제3절 데이터 수집 27 제4절 인공신경망 30 제4장 구현 및 실행 32 제1절 구현 및 실험 32 제2절 예측 실험 결과 34 제5장 결론 35 참고문헌 (Bibliography) 36 영문요약 (Abstract) 39-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.title딥러닝 기반 반도체 공정 간 웨이퍼 로트의 Q-Time 예측 방법론-
dc.title.alternativeDeep Learning based Q-Time prediction methodology for wafer lots in semiconductor FABs-
dc.typeThesis-
dc.contributor.affiliation아주대학교 일반대학원-
dc.contributor.alternativeNameLEE GI HAN-
dc.contributor.department일반대학원 산업공학과-
dc.date.awarded2021. 2-
dc.description.degreeMaster-
dc.identifier.localId1203860-
dc.identifier.uciI804:41038-000000030480-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/common/orgView/000000030480-
dc.subject.keywordPrediction model-
dc.subject.keywordQ-Time-
dc.subject.keywordSemiconductor Fab-
dc.subject.keywordWafer lot-
Appears in Collections:
Special Graduate Schools > Graduate School of Science and Technology > Department of Industrial Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse