고출력 전력 증폭기를 위한 디지털 전치왜곡 기반 전력 효율 및 선형성 개선

Abstract

이동통신 시스템에서 데이터 트래픽 증가는 입력 신호의 PAPR(Peak to Average Power Ratio) 값의 증가를 가져왔다. 시스템 전력 소모의 70%를 차지하는 전력 증폭기의 효율 개선은 매우 중요한 핵심 기술이다. 전력 증폭기의 선형 특성 개선을 위해 디지털 전치왜곡 기술을 사용하였으며, 전력 증폭기의 효율 개선을 위해 Asymmetric Doherty 방식을 사용하였다. 본 논문에서는 기존 Asymmetric Doherty 구조와 다른 새로운 구조의 Asymmetric Doherty 구조를 제안한다. 전력 증폭기 drive 단을 main path와 peak path로 분리하였으며, phase shifter를 이용하여 Doherty 증폭기의 전력 결합 특성을 개선하였다. 또한 drive 단 peak 증폭기 gate bais에 대한 envelope tracking 기술을 적용하여 효율을 개선하였다.