웨어러블 기기의 센서를 위한 단일 전송선, 실시간, 양방향, 다중 접속 송수신 시스템

DC Field Value Language
dc.contributor.advisor지동우-
dc.contributor.author김정균-
dc.date.accessioned2019-08-13T16:40:57Z-
dc.date.available2019-08-13T16:40:57Z-
dc.date.issued2019-08-
dc.identifier.other29108-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/15500-
dc.description학위논문(석사)--아주대학교 일반대학원 :전자공학과,2019. 8-
dc.description.abstract본 논문에서는 웨어러블 기기의 센서를 위한 단일 전송선, 실시간, 양방향, 다중 접속 송수신 회로를 제안한다. 트랜스-임피던스 증폭기를 사용하는 전류 모드와, 클락-데이터 복구 회로를 사용하는 전압 모드, 두 가지 모드를 사용함으로써, 단일 전송선, 실시간, 양방향 통신을 가능하게 하였다. 또한 단일 전송선을 사용 함으로써, 패키지 핀의 수를 최소화하여 시스템 사이즈를 최소화 하였다. 1Mbps와 250Kbps의 데이터를 송수신하는 제안한 송수신 회로는 65 nm 표준 CMOS 공정을 이용하여 설계 되었으며, 센서 시스템 중 센서 인터페이스의 송수신부는 0.008 mm2의 면적을 차지하고, SoC 송수신부는 0.142 mm2의 면적을 차지한다. 또한, 각각 7.1 uW와 145.8 uW의 전력을 소모한다. 65nm 공정으로 설계된 두 칩을 사용하여 성공적으로 동작을 확인하였다. 실제 환경에서의 동작 가능성을 확인하기 위해 180 nm 표준 CMOS 공정으로 설계, 제작된 PPG 센서와 65 nm CMOS 공정으로 설계, 제작된 SoC 송수신부를 함께 측정하였고, 성공적인 측정 결과를 얻었다.-
dc.description.tableofcontentsI 서론 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧1 II 본론 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧5 A. 설계 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧5 1. 센서 인터페이스의 송수신기‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧5 2. SoC의 송수신기‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧9 (A). 핵심 회로 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧9 (B). 삽입/추출 조절 회로‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧13 (C). 불일치 조절 회로‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧17 3. 센서 다중 접속 시스템‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧19 B. 측정 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧23 1. 센서 인터페이스 측정‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧23 2. PPG 센서를 연결한 센서 인터페이스 측정‧31 3. 성능비교 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧37 III 결론 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧38 참고문헌‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧39 Abstract‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧42-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.title웨어러블 기기의 센서를 위한 단일 전송선, 실시간, 양방향, 다중 접속 송수신 시스템-
dc.title.alternativeKim, Jeong Kyun-
dc.typeThesis-
dc.contributor.affiliation아주대학교 일반대학원-
dc.contributor.alternativeNameKim, Jeong Kyun-
dc.contributor.department일반대학원 전자공학과-
dc.date.awarded2019. 8-
dc.description.degreeMaster-
dc.identifier.localId952151-
dc.identifier.uciI804:41038-000000029108-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/common/orgView/000000029108-
dc.description.alternativeAbstractThis paper presents a single-wire, simultaneous, bi-directional and multi-access interface architecture for sensor system. By utilize current mode with trans-impedance amplifier and utilize voltage mode with CDR circuit, it can be support single-wire, bi-directional, simultaneous communication with minimizes pin requirements in packages. Proposed system designed for 1Mbps and 250Kbps data transmission is implemented in 65 nm CMOS process with core area of 0.008 mm2 and 0.142 mm2, consuming 7.1 uW and 145.8 uW. This proposed interface architecture is measured with monolithic PPG sensor implemented in 180 nm CMOS, and successfully performed with SoC transceiver implemented in 65 nm.-
Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse