원자층 증착법을 이용한 차세대 반도체 소자용 기능성 유전 박막 연구

Abstract

이전보다 더욱 빠른 속도로 동작하면서도 저 전력을 소모하는 반도체 시스템이 요구되고 있지만 현재의 실리콘 반도체 소자로는 이를 충족하기에 한계가 있다. 한편 실리콘의 전자 이동도(≤1400 cm2/Vs) 보다 빠른 전자 이동도를 가지는 GaAs(~9200 cm2/Vs), AlGaN/ GaN 2차원 전자층(~1900 cm2/Vs), 그래핀(~200,000 cm2/Vs)등의 물질은 실리콘을 대체하기 위한 차세대 채널물질로써 연구가 활발히 진행되고 있다. 앞서 언급한 차세대 채널 물질들을 MOSFET소자로 구현하려면 원자층 증착법(atomic layer deposition)을 이용한 반도체 소자용 유전 박막의 형성이 필수적이다. 일반적인 원자층 증착 공정을 통해서는 화합물 반도체와 유전박막 계면에서 발생하는 높은 트랩밀도로 인하여 높은 질의 유전 박막을 형성하기 힘들다. 또한 그래핀에는 하이드록실기(-OH)와 같은 작용기가 없어 마찬가지로 유전 박막 형성이 어려운 실정이다. 본 연구에서는 화합물 반도체와 유전 박막 계면에서의 트랩밀도를 최소화 하기 위해 ALD내부 자정처리 등의 표면 처리를 시도하였다. 또한 좋은 전기적 특성을 얻고자 원자층 증착 공정 변수(온도, ALD 내부 표면처리, 유전 박막 두께 및 적층)를 조절하고 여러 유전 박막(Al2O3, Ga2O3, HfO2, SiO2)을 적용하였다. 그리고 그래핀에 원자층 증착법을 이용하여 유전 박막을 형성하기 위해 ALD 내부에서 이뤄지는 간단한 표면처리를 한 후 일반적인 원자층 증착 공정을 하여 그래핀 위에 좋은 특성의 고유전막을 증착하는데 성공하였다. 이를 통해 차세대 반도체 물질위에 유전박막을 형성하여 여러 특성을 확인하였고, 그 결과 InGaAs와 고유전막 계면이 최적화되어 CET가 1.3 nm에 이르는 소자와 낮은 누설전류를 가지며 그래핀 특성이 보존된 그래핀 소자를 구현하였다. 이로써 기존의 실리콘 반도체를 대체할 수 있는 3-5족 화합물과 그래핀 등의 차세대 채널물질의 상용화가 한층 더 다가왔다.