반도체IC의 고성능화/고용량화/소형화를 위해 패키지(Package) 기술을 통한 제품 고집적화가 부각되고 있다. 미세화 및 복합화로 칩을 적층하는 3D 패키지 구조로 발전되고 있다. 반면에 적층 패키지 의 신뢰성보증은 연속적인 칩 적층 하중과 열 경화 반복으로 제조 공정의 스트레스가 많고, 패키지가 더 얇아져 열, 충격, 진동, 정전기 등 사용시 패키지 스트레스가 더 많아졌다. 제품사용기간은 1~3년 으로 짧아 개발기간이 단축되고, 새로운 고장모드가 나타나고, 고장 메커니즘도 규명이 어렵고, 고집적 적층에 따른 신뢰성 시험이 오래 걸려 새로운 신뢰성 평가방법이 필요하다.
본 연구를 통하여 적층 구조와 제조공정, 소재 등 패키지 구성 요소 들의 상호작용으로 나타나는 다양한 스트레스요인을 분석하고 새로운 고장모드를 발굴하였다. 주요 고장인 박리, non-wet, 단락, ESD와 EMI 손상, 공정고장 등 새로운 고장모드에 대한 메커니즘을 규명하고 고장을 예방할 수 있는 방안을 제안하였다.
특히 적층에 따른 복합적인 고장모드를 규명하기위해 기존 신뢰성 시험 방법인 스트레스를 높여 강도를 넘어서는 시점의 고장율을 예측 하던 방법 대신에 패키지 고유의 접착강도를 나타내는 박리발생 온도를 직접 측정하여 패키지 접착강도로 나타내는 방법을 제안 하였다. 측정된 정량적인 접착 고장인 패키지 박리발생 온도(Ts) 값을 신뢰성 박리고장과 관계를 통계적 이항 로지스틱스 회귀분석 으로 분석하여 실제 신뢰성 박리고장과 상관이 있음을 알 수 있었고, 박리 발생온도 측정결과를 통계적 분석으로 신뢰성 고장율을 예측하였다. 또한 패키지가 열에 의해 받는 응력 시뮬레이션결과 박리 발생 온도(Ts)에서 나타나는 응력으로 산출 가능하였고, 상호 동일한 응력 값을 보여주었다.
이방법으로 적층 패키지개발시 신뢰성고장 발생율을 사전에 예측 하고, 제품구조, 소재변경, 공법개발에 대한 신뢰성수준을 정량적으로 예측 가능하게 되었다. 실제로 PCB 개발 과 제품개발에 적용한 사례를 보여주고 박리발생 온도만 측정으로 박리 고장율 예측 과 접착강도 신뢰성고장 개선이 가능함을 보여주었다. 본 연구를 통해 실제 패키지신뢰성 품질승인 및 양산 모니터링시 박리 온도를 측정하여 패키지 신뢰성수준을 예측하므로 제품개발단계에서 장시간의 신뢰성 평가, 판정, 신뢰성고장 개선을 간단하고 정확하게 정량적으로 신뢰성을 예측 가능하다.
향후 본연구의 방법론을 바탕으로 부품, 소재의 박리 온도 뿐 아니라 하중, 충격, 강도, 진동 등 기계 및 전기적 강도를 직접 측정하는 방법을 개발하여 신뢰성고장을 단기간에 예측하고 및 품질승인 단계 에서 신뢰성고장을 개선하는 연구가 필요하다.