저전력 LDPC 복호기를 위한 효율적인 강제수렴 알고리즘

DC Field Value Language
dc.contributor.advisor선우명훈-
dc.contributor.author최병준-
dc.date.accessioned2018-11-08T08:09:06Z-
dc.date.available2018-11-08T08:09:06Z-
dc.date.issued2014-08-
dc.identifier.other17440-
dc.identifier.urihttps://dspace.ajou.ac.kr/handle/2018.oak/10839-
dc.description학위논문(석사)--아주대학교 일반대학원 :전자공학과,2014. 8-
dc.description.abstractLDPC 부호는 반복 복호가 가능한 선형 블록 부호로써 Shannon 한계에 근접하는 우수한 성능으로 인하여 많은 연구가 진행 중인 오류 정정 부호이다. LDPC 부호는 최근 Wi-Fi, WiGig, 10GBased-T Ethernet과 같은 최신 통신 표준들에서 순방향 오류 정정 부호로 적용되고 있다. 그러나 LDPC 부호는 우수한 성능을 위해서 큰 블록 크기와 많은 반복 복호 횟수를 요구하기 때문에 많은 연산량을 필요로 한다. 이러한 문제를 해결하기 위해서 오류 정정 성능을 크게 저하시키지 않고 연산량을 감소시키기 위한 다양한 연구가 지속적으로 수행되고 있다. 연산량 감소를 위한 연구로는 Sum-Product 알고리즘의 수식을 개선한 Min-Sum 알고리즘과 반복 복호 횟수를 제한하는 조기 종료 알고리즘, 본 논문에서 다루는 강제 수렴 알고리즘 등이 있다. 강제 수렴 알고리즘은 특정 조건식을 만족하는 변수 노드나 체크 노드에 대하여 메시지 갱신 연산을 중지하는 알고리즘이다. 조건식을 만족하는 노드를 비활성 노드라 부르며, 이후 반복 복호 연산에서 제외하여 복호 연산량을 감소시킨다. 본 논문에서는 기존의 강제 수렴 알고리즘과 비교하여 더 많은 연산량을 감소시키기 위한 강제 수렴 알고리즘을 제안한다. 기존 강제 수렴 알고리즘에서는 성능열화를 최소화하기 위해서 비활성 노드의 검출 조건을 강화시킬 경우, 체크 노드의 비활성화가 거의 이루어지지 않는다. 제안하는 알고리즘은 수정된 체크 노드 연산식을 사용하여 FER 성능을 유지하면서도 체크 노드의 연산량을 효과적으로 감소시킨다. 제안하는 체크 노드 갱신 연산식은 체크 노드들을 비활성하기 위한 조건식을 사용하지 않고 비활성 변수 노드의 메시지 값을 제외하여 연산하는 방식을 사용한다. 해당 방식은 체크 노드에 조건식을 사용하지 않기 때문에 기존 강제 수렴 알고리즘에 비해서 추가 회로가 적게 필요하다는 장점이 있다. 제안하는 강제 수렴 알고리즘에서는 비활성 변수 노드의 양을 늘리기 위해서 변수 노드에 새로운 비활성 조건식을 사용한다. 제안하는 조건식은 변수 노드의 비활성 조건을 반복 복호 횟수에 따라 점진적으로 완화시켜서 비활성 변수 노드들의 수가 증가하도록 한다. 제안하는 알고리즘에서는 비활성 변수 노드를 통해 체크 노드의 연산량을 감소시키므로 변수 노드와 체크 노드의 연산량을 동시에 줄이는 효과를 얻는다. 성능 평가에 사용한 IEEE 802.11ad 표준의 H 행렬은 1/2, 5/8, 3/4, 13/16의 부호율을 가진다. 제안하는 강제 수렴 알고리즘에 와 를 각각 8과 0.5로 설정할 경우, 제안하는 알고리즘은 1/2의 부호율에서 MS 알고리즘과 비교하여 0.1 dB의 성능 열화를 보인다. 이때, 제안하는 강제 수렴 알고리즘은 기존 강제 수렴 알고리즘과 비교하여 Eb/N0=5~7 dB 구간의 각 부호율에서 평균적으로 2.62%, 3.55%, 5.77%, 7.39%의 변수 노드 연산량 감소율과 26.85%, 25.64%, 25.40%, 22.45%의 체크 노드 연산량 감소율을 얻는다.-
dc.description.tableofcontents국문요약 제목차례 그림차례 표차례 제 1 장 서 론 1 제 2 장 LDPC (Low-Density Parity-Check) 부호 5 제 1 절 LDPC 부호화 과정 5 제 2 절 LDPC 복호화 과정 7 제 3 장 강제 수렴 알고리즘 16 제 1 절 변수 노드 비활성 과정 16 제 2 절 체크 노드 비활성 과정 19 제 4 장 제안하는 강제 수렴 알고리즘 21 제 1 절 기존 강제 수렴 조건의 문제점 21 제 2 절 제안하는 체크 노드 갱신 연산 22 제 3 절 제안하는 변수 노드의 강제 수렴 조건 28 제 5 장 성능 평가 31 제 6 장 결 론 38 참 고 문 헌 39-
dc.language.isokor-
dc.publisherThe Graduate School, Ajou University-
dc.rights아주대학교 논문은 저작권에 의해 보호받습니다.-
dc.title저전력 LDPC 복호기를 위한 효율적인 강제수렴 알고리즘-
dc.title.alternativeChoi Byung Jun-
dc.typeThesis-
dc.contributor.affiliation아주대학교 일반대학원-
dc.contributor.alternativeNameChoi Byung Jun-
dc.contributor.department일반대학원 전자공학과-
dc.date.awarded2014. 8-
dc.description.degreeMaster-
dc.identifier.localId652750-
dc.identifier.urlhttp://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000017440-
dc.subject.keywordLow-Density Parity-Check code-
dc.subject.keywordLDPC-
dc.subject.keyword복호기-
Appears in Collections:
Graduate School of Ajou University > Department of Electronic Engineering > 3. Theses(Master)
Files in This Item:
There are no files associated with this item.

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse